Hallo Whizzle.
Also, hab das mal nachgeschlagen.
Eine make-File sieht ungefähr so aus:
Code:
myprog: xxx.o yyy.o zzz.o myprog.o
gcc -o myprog xxx.o yyy.o zzz.o
xxx.o: xxx.c xxx.h
gcc -c xxx.c
yyy.o: yyy.c yyy.h xxx.h zzz.h
gcc -c yyy.c
zzz.o: zzz.c zzz.h
gcc -c zzz.c
myprog.o: myprog.c xxx.h yyy.h zzz.h
gcc -c myprog.c
clean:
rm -f *.o myprog
Dabei folgendes zur Erklärung:
In den Zeilen mit dem ':' werden die Abhängigkeiten festgehalten, z.B. dass das End-Programm myprog abhängig ist von sämtlichen .o-Dateien, d.h. ändert sich in einer von ihnen etwas, wird myprog neu kompiliert beim Aufruf der make-File.
In den Zeilen jeweils unter denen mit ':' ist der TAB vor dem Compiler-Aufruf zu beachten.
Der hier angegebene Compileraufruf gilt für einen Linux-Compiler (gcc), an dieser Stelle musst du den enstprechenden Aufruf für deinen Compiler setzen (z.B. bcc).
Die Header-Dateien wie z.B. zzz.h müssen zwar in der Abhängigkeitenliste für das jeweilige Compiler-Ziel angegeben werden, bei den Compilern, die ich kenne aber nicht im Compiler-Aufruf.
Unter der "clean:"-Zeile musst du den Linux-Befehl zum aufräumen durch einen entsprechenden DOS-Befehl ersetzen.
Auch kann es sein, dass du myprog mit einem ".exe" versehen muss, damit der Compiler unter Windows dein make-File versteht.
Das make-File selber musst du als "make.bat" schreiben, da Shell-Skripte unter DOS im Normalfall diese Endung tragen.
Soviel also mal zum make-File im Eigenbau.
Ich hoffe, es bringt dir was
Gruß, Niko